# (19)日本国特計庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

## 特開平6-67200

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl. <sup>5</sup>		識別記号	<b>庁内整理番号</b>	FI	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
	1/133	5 5 0	9226-2K		

## 審査請求 未請求 請求項の数6(全 8 頁)


(21)出願番号	特願平4-217729	(71)出願人		٠
(22)出願日	平成4年(1992)8月17日		株式会社東芝 神奈川県川崎市幸区堀川町72番地	
		(72)発明者	中村 弘喜	
			神奈川県横浜市磯子区新杉田町8番地	株
			式会社東芝横浜事業所内	
		(72)発明者	増田 陽一	
			神奈川県横浜市磯子区新杉田町8番地	株
			式会社東芝横浜事業所内	
		(74)代理人	弁理士 須山 佐一	
		1		

### (54)【発明の名称】 液晶表示装置

#### (57)【要約】

2系統以上の冗長な走査線駆動回路や信号線 駆動回路の切り替えを行なう際の作業が簡易で、製造コ ストが低く抑えられ、かつ十分な信頼性を有する液晶表 示装置を提供する。

【構成】 走査線駆動回路13、15と走査線5との 間、および信号線駆動回路17、19と信号線7との間 には、前記の画素部スイッチング用TFT3と同じ材質 で同様の層構造に形成された多結晶シリコンの活性層を 有するTFTからなる接続制御スイッチ21、23が、 それぞれの走査線3および信号線7ごとに各々介挿され て、それらの間の電気的切断および接続を実行する。



10

#### 【特許請求の範囲】

【請求項 1 】 薄膜トランジスタ素子と前記薄膜トラン ジスタ素子に接続された走査線および信号線と前記薄膜 トランジスタ素子に接続された画素電極とを有するスイ ッチング素子アレイ基板と、前記スイッチング素子アレ イ基板に対向配置される対向電極を有する対向基板と、 前記スイッチング素子アレイ基板と前記対向基板との間 に封入挟持される液晶組成物と、前記走査線に走査信号 を印加する走査線駆動回路と、前記信号線に映像信号を 印加する信号線駆動回路とを有する液晶表示装置におい て、

同一の走査線に対して複数の走査線駆動回路が接続され ħ.

前記走査信号の前記走査線への伝達を制御する接続制御 スイッチを具備することを特徴とする液晶表示装置。

【請求項2】 薄膜トランジスタ素子と前記薄膜トラン ジスタ素子に接続された走査線および信号線と前記薄膜 トランジスタ素子に接続された画素電極とを有するスイ ッチング素子アレイ基板と、前記スイッチング素子アレ イ基板に対向配置される対向電極を有する対向基板と、 前記スイッチング素子アレイ基板と前記対向基板との間 に封入挟持される液晶組成物と、前記走査線に走査信号 を印加する走査線駆動回路と、前記信号線に映像信号を 印加する信号線駆動回路とを有する液晶表示装置におい て、

同一の信号線に対して複数の信号線駆動回路が接続さ ħ.

前記映像信号の前記信号線への伝達を制御する接続制御 スイッチを具備することを特徴とする液晶表示装置。

【請求項3】 前記走査線駆動回路および前記信号線駆 動回路および前記接続制御スイッチが多結晶シリコンを 活性層に有する薄膜トランジスタ素子からなり、前記ス イッチング素子アレイ基板に一体に配設されたことを特 徴とする請求項1または請求項2記載の液晶表示装置。

【請求項4】 前記接続制御スイッチが多結晶シリコン を活性層に有する薄膜トランジスタ素子からなり、 1本 あたりに複数の前記薄膜トランジスタ素子のゲートが接 続されたゲート線を複数本具備することを特徴とする請 求項1または請求項2記載の液晶表示装置。

【請求項5】 前記接続制御スイッチがクロックドイン バータからなることを特徴とする請求項1または請求項 2または請求項3または請求項4記載の液晶表示装置。

【請求項6】 前記接続制御スイッチとしてダブルゲー ト構造の薄膜トランジスタ素子を用いることを特徴とす る請求項1または請求項2または請求項3または請求項 4記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置に関するも ので、特に駆動回路一体型のアクティブマトリクス型液 50 晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置において高精細で高品位な 画像表示を実現するために、薄膜トランジスタ(以下T FTと略称)を液晶印加電圧のスイッチング素子として 走査線と信号線との交差部ごとに配置したアクティブマ トリクス型液晶表示装置が開発されている。

【0003】とのアクティブマトリクス型液晶表示装置 においては、さらに、前記の走査線駆動回路および信号 線駆動回路を液晶表示素子のスイッチング素子と同じ材 料で同一のTFTアレイ基板上に作り込んで、装置の小 型化や製造工程の簡易化を図るようにした、いわゆる駆 動回路一体型のものが近年開発されている。この駆動回 路一体型のアクティブマトリクス型液晶表示装置のTF Tとして多結晶シリコン薄膜トランジスタを用いること が考えられている。

【0004】しかしながら、このような従来の駆動回路 一体型の液晶表示装置では、大面積かつ多画素に対応す る個数にわたって無欠陥に走査線駆動回路および信号線 駆動回路のTFTを形成しなければならないので、歩留 りが低く製造コストが高くなるという問題がある。そこ で、このような走査線駆動回路および信号線駆動回路の TFTの歩留りを向上させるための技術として、前記の 走査線駆動回路および信号線駆動回路に冗長性を与える という技術が、例えば特開昭57-132191 号公報に開示さ

【0005】この技術は、図6に示すように、走査線 (ゲート線) 駆動回路501をTFT基板503の表示 部505の左右に、また信号線駆動回路507をTFT 基板503の表示部505の上下に、それぞれ走査線5 09、信号線511 1本あたりに対して 2系統以上冗長 に設けるというものである。表示部505内には、TF T513がスイッチング素子として走査線509と信号 線511との交差部ごとに配置されている。

【0006】走査線駆動回路501または信号線駆動回 路507に欠陥箇所が存在するとき、表示部505に欠 陥部分がなくとも駆動回路一体型の場合には液晶表示素 子が動作しなくなる。そとで 1本の走査線509または 信号線511に対して2系統以上の走査線駆動回路50 1または信号線駆動回路507を接続しておき、その2 系統以上のうちのいずれかに欠陥ができた場合にその欠 陥を有する系統を識別した上でレーザーリベア装置等で 走査線509または信号線511から切り離し、欠陥の ない正常に動作する系統の走査線駆動回路501または 信号線駆動回路507を用いることで、TFT基板50 3全体を欠陥として不使用とすることを避け、液晶表示 装置の歩留りの向上を図ろうとするものである。

【0007】しかしながら、上述のような冗長構造を採 用した場合、例えば走査線509の両側に走査線駆動回 路501を接続した場合ではどちらか一方の走査線駆動

3

回路501に欠陥があり動作不良が発生するとその走査 線駆動回路501に接続された走査線509によって他 方の正常な走査線駆動回路501も悪影響を受けて正常 な表示をすることができなくなる。このように、両端に 駆動回路を形成しても実際には冗長構造とはならないの で、欠陥側の走査線駆動回路501と走査線509との 接続をすべて切断しなければならないが、このような切 断作業は、多画素化や高精細化が著しいアクティブマト リックス型液晶表示装置にあっては非常に煩雑で困難を 伴なうという問題がある。

【0008】そのような 2系統以上の冗長な走査線駆動 回路501や信号線駆動回路507の切り替えを行なう 作業としては、具体的には例えば上記のようなレーザーリペア法により層間絶縁層を介した異なる層の接続もしくは同層の線間の接続を行なうが、これは工数コストが高くなるとともに、接続のコンタクト抵抗およびコンタクトの信頼性が十分ではないという問題がある。

【0009】また、上述の多結晶シリコン薄膜トランジスタからなる駆動回路一体型のアクティブマトリックス型液晶表示装置の他にも、実装した後のリペアが容易ではないCOG(チップオングラス)実装の集積回路などを駆動回路に用いたアクティブマトリックス型液晶表示装置においても、上記と同様の問題がある。

#### [0010]

【発明が解決しようとする課題】本発明はこのような問題を解決するために成されたもので、その目的は、2系統以上の冗長な走査線駆動回路や信号線駆動回路の切り替えを行なう際の作業が簡易で、製造コストを低く抑え、かつ十分な信頼性を有する液晶表示装置を提供することにある。

#### [0011]

【課題を解決するための手段】第1の発明に係る液晶表示装置は、薄膜トランジスタ素子と前記薄膜トランジスタ素子に接続された走査線および信号線と前記薄膜トランジスタ素子に接続された画素電極とを有するスイッチング素子アレイ基板と、前記スイッチング素子アレイ基板に対向配置される対向電極を有する対向基板と、前記スイッチング素子アレイ基板と前記対向基板との間に封入挟持される液晶組成物と、前記走査線に走査信号を印加する走査線駆動回路と、前記信号線に映像信号を印加40する信号線駆動回路とを有する液晶表示装置において、同一の走査線に対して複数の走査線駆動回路が接続され、前記走査信号の前記走査線への伝達を制御する接続制御スイッチを具備することを特徴としている。

【0012】また、第2の発明に係る液晶表示装置は、 薄膜トランジスタ素子と前記薄膜トランジスタ素子に接 続された走査線および信号線と前記薄膜トランジスタ素 子に接続された画素電極とを有するスイッチング素子ア レイ基板と、前記スイッチング素子アレイ基板に対向配 置される対向電極を有する対向基板と、前記スイッチン グ素子アレイ基板と前記対向基板との間に封入挟持される液晶組成物と、前記走査線に走査信号を印加する走査線駆動回路と、前記信号線に映像信号を印加する信号線駆動回路とを有する液晶表示装置において、同一の信号線に対して複数の信号線駆動回路が接続され、前記映像信号の前記信号線への伝達を制御する接続制御スイッチを具備することを特徴としている。

【0013】なお、前記走査線駆動回路および前記信号 線駆動回路および前記接続制御スイッチを、多結晶シリ コンを活性層に有する薄膜トランジスタ素子から形成 し、前記スイッチング素子アレイ基板に配設するように してもよい。

【0014】また、前記接続制御スイッチを多結晶シリコンを活性層に有する薄膜トランジスタ素子から形成し、 1本あたり複数の前記薄膜トランジスタ素子のゲートが接続されたゲート線を複数本具備してもよい。

【0015】また、前記接続制御スイッチをクロックド インバータからなるものとしてもよい。

【0016】また、前記接続制御スイッチとして、ダブ ルゲート構造の薄膜トランジスタ素子を用いるようにし てもよい。

【0017】さらに、前記走査線駆動回路および前記信号線駆動回路にはCOG(チップオングラス)実装の集積回路を用い、前記接続制御スイッチには薄膜トランジスタ素子を用いてもよい。

#### [0018]

【作用】本発明の液晶表示装置は、同一の走査線または信号線に対して複数の走査線駆動回路または信号線駆動回路を接続し、映像信号が信号線に、あるいは走査信号が走査線に伝達されることを制御する接続制御スイッチを設けて、この接続制御スイッチを制御して欠陥の存在する走査線駆動回路または信号線駆動回路を走査線または信号線から電気的に切断することができるようにするものである。

【0019】これにより、例えば一本の走査線の両側に接続された2系統の走査線駆動回路のうち、一方が欠陥を有する動作不良の走査線駆動回路であっても、他方が正常に動作する走査線駆動回路であれば、前記の接続制御スイッチを用いて、欠陥を有する動作不良の走査線駆動回路をこれに接続している走査線から電気的に切断する。したがって、正常に動作する走査線駆動回路だけを走査線に接続したままとし動作不良の走査線駆動回路だけを簡易に電気的に走査線から切り離すことができ、またその切り離しも十分に信頼性の高いものとすることができる。

【0020】また、前記の走査線駆動回路および信号線 駆動回路および接続制御スイッチを多結晶シリコンを活 性層に有する薄膜トランジスタ素子から形成し、同一の スイッチング素子アレイ基板上に配設すれば、同じ材料 50 および層構造を用いてこれらの走査線駆動回路および信 20

号線駆動回路および接続制御スイッチを形成することが できるので、構造を簡易なものとし、また歩留まりを向 上させ、製造コストを低く抑えることができる。

【0021】また、前記の接続制御スイッチを、薄膜ト ランジスタ素子から形成し、 1本あたり複数の前記薄膜 トランジスタ素子のゲートが接続されたゲート線を複数 本具備するようにしてもよい。即ち、薄膜トランジスタ 素子からなる接続制御スイッチを複数の組に組分けして 接続するゲート線をその組の数だけ配設し、その組ごと に対応する接続制御スイッチを制御して走査線駆動回路 10 と走査線との間、または信号線駆動回路と信号線との間 の電気的接続をその組ごとに制御することができるの で、走査線駆動回路や信号線駆動回路の冗長性をさらに 効果的なものとすることができる。特に信号線にこの接 続制御スイッチを設ける場合には、信号線駆動回路内の 複数のシフトレジスタからの出力を用いて映像信号の書 き込みを行なうアナログスイッチの出力をシフトレジス タの本数等でブロック化して冗長構造とすることによ り、 2系統以上の信号線駆動回路内のシフトレジスタビ との不良に対応することが可能となる。

【0022】また、特に駆動回路一体型の液晶表示装置 の場合は、駆動回路の出力最終段には通常バッファ回路 としてトランジスタ素子からなるインバータ回路が配設 されているので、このインバータ回路の両端にトランジ スタ素子を接続してクロックドインバータ回路とし、そ の両端のトランジスタ素子のそれぞれに各々極性の異な る制御入力線を接続して前記の接続制御スイッチを構成 すれば、装置の構造を簡易なものとすることができる。 【0023】また、前記の接続制御スイッチとしてダブ ルゲート構造の薄膜トランジスタ素子を用いて、一方の 30 ゲート部分を液晶駆動電圧出力用のアナログスイッチの ゲートとして用い、かつ他方のゲート部分を前記の接続 制御スイッチのゲートとして用いる構造にすれば、装置 の構造を簡易なものとすることができる。

[0024]

【実施例】以下、本発明に係る液晶表示装置の一実施例 を、図面に基づいて詳細に説明する。

【0025】図1は、本発明に係る液晶表示装置のう ち、特にTFT基板の構成を示す図である。

【0026】この液晶表示装置のTFT基板1には、多 40 結晶シリコンの活性層を有する薄膜トランジスタ素子 (以下、TFTと略称) からなる画素部スイッチング用 TFT3と、この画素部スイッチング用TFT3に接続 された走査線5および信号線7と、この画素部スイッチ ング用TFT3に接続された画素電極9とが配設された 画面表示部分11と、その周囲に配置され前記の走査線 5 および信号線7の各々の両端に接続された第1の走査 線駆動回路13および第2の走査線駆動回路15の2系 統の走査線駆動回路および第1の信号線駆動回路17お よび第2の信号線駆動回路19の2系統の信号線駆動回

路がそれぞれ形成されている。

【0027】そして本発明に係る液晶表示装置全体は、 図示は省略するが、このようなTFT基板1に対向配置 される対向電極を有する対向基板と、前記のTFT基板 1とこの対向基板との間隙に封入され挟持された液晶組 成物とからその主要部が構成されている。

6

【0028】この液晶表示装置の第1の走査線駆動回路 13および第2の走査線駆動回路15は、同一タイミン グで各走査線5に一定の順序で走査信号(Vg)を印加 するシフトレジスタ (図示省略) から主要部が構成され ている。

【0029】そしてこの第1の走査線駆動回路13およ び第2の走査線駆動回路15と、各走査線5との間に は、前記の画素スイッチング用TFT3と同じ材質で同 様の構造に形成された多結晶シリコンの活性層を有する TFTからなる接続制御スイッチ21、23がそれぞれ 介挿されている。

【0030】そして接続制御スイッチ21、23群のオ ン・オフ制御を一括して行ない走査信号(Vg)が各走 査線5に印加されることを制御するため、各走査スイッ チ21のゲート電極は、入力端子C11を備えた第1の走 査信号制御線25に共通に接続されており、また各走査 スイッチ23のゲート電極も同様に、入力端子C12を備 えた第2の走査信号制御線27に共通に接続されてい る。

【0031】また、第1の信号線駆動回路17および第 2の信号線駆動回路19の映像信号入力線321~32 8には、 4分割された映像信号 (Vs1) ~ (Vs4) が入 力され、それぞれ 4つのシフトレジスタ (SR1)~ (SR4)、(SR5)~(SR8)の出力によって制 御される選択スイッチ (SW) により映像信号入力線3 21~328に入力される映像信号(Vs1)~(Vs4) が順次サンプリングされて出力される構成となってい

【0032】このように第1の信号線駆動回路17、1 9は、それぞれ 4つのシフトレジスタ (SR1)~(S R4)、(SR5)~(SR8)で分割駆動されるた め、各シフトレジスタ (SR1 ) ~ (SR4 ) 、 (SR 5)~(SR8)の動作速度を、信号線駆動回路を一つ のシフトレジスタで構成する場合の 4倍程度に低速化す ることができ、歪みのない映像信号(Vs1)~(Vs4) を各信号線7に印加することができる。

【0033】そして、この信号線駆動回路17、19と 信号線7との間に、前記の画素スイッチング用TFT3 と同じ材質で同様の構造に形成された多結晶シリコンの 活性層を有するTFTからなる接続制御スイッチ29、 31が、それぞれの信号線7℃とに配設されている。

【0034】第1のシフトレジスタ(SR1)、第5の シフトレジスタ (SR5) によって選択される映像信号 (Vs1)が印加される信号線7に接続された接続制御ス

イッチ29、31のゲート電極は、両端に入力端子(C1)、(C5)を備えた映像信号制御線331、335 に共通に接続されている。

[0035]第2のシフトレジスタ(SR2)、第6のシフトレジスタ(SR6)によって選択される映像信号(Vs2)が印加される信号線7に接続された接続制御スイッチ29、31のゲート電極についても同様に、それぞれ両端に入力端子(C2)、(C6)を備えた映像信号制御線332、336に共通に接続されている。

【0036】また、第3のシフトレジスタ(SR3)、第7のシフトレジスタ(SR7)によって選択される映像信号 (Vs3)が印加される信号線7に接続された接続制御スイッチ29、31のゲート電極についても同様に、両端に入力端子 (C3)、(C7)を備えた映像信号制御線333、337に共通に接続されている。

【0037】同様に、第4のシフトレジスタ(SR4)、第8のシフトレジスタ(SR8)によって選択される映像信号(Vs4)が印加される信号線7に接続された接続制御スイッチ29、31のゲート電極についても同様に、両端に入力端子(C4)、(C8)を備えた映 20像信号制御線334、338に共通に接続されている。 【0038】とのような構成によれば、第1の走査線駆動回路13の内部のシフトレジスタの途中で動作不良が

動回路13の内部のシフトレジスタの途中で動作不良が生じた場合、第1の接続制御スイッチ21に接続される第1の走査信号制御線25の入力端子(C11)にオフ信号を、第2の接続制御スイッチ23に接続される第2の走査信号制御線27の入力端子(C12)にオン信号を印加することにより、正常に動作する第2の走査線駆動回路15のみを走査線5に電気的に接続することができる。

【0039】また、例えば第1の信号線駆動回路17を 構成する第1のシフトレジスタ(SR1)が動作不良と なったような場合には、次のようにして正常な動作を得 ることができる。

【0040】即ち、第1の信号線駆動回路17の、第1のシフトレジスタ(SR1)の出力によって制御されるスイッチ素子(SW)に接続された接続制御スイッチ29を制御する映像信号制御線331の両端の入力端子(C1)にオフ信号を、また第2のシフトレジスタ(SR2)〜第4のシフトレジスタ(SR4)の出力によって制御されるスイッチ素子に接続された接続制御スイッチ29を制御する映像信号制御線332〜334の両端の入力端子(C2)〜(C4)にオン信号を、それぞれ印加する。

【0041】一方、第2の信号線駆動回路19の、第5のシフトレジスタ(SR5)の出力によって制御されるスイッチ素子(SW)に接続された接続制御スイッチ31を制御する映像信号制御線335の両端の入力端子(C5)にオン信号を、第6のシフトレジスタ(SR6)~第8のシフトレジスタ(SR8)の出力によって

制御されるスイッチ素子(SW)に接続された接続制御スイッチ31を制御する映像信号制御線336~338の両端の入力端子(C6)~(C8)にオフ信号を、それぞれ印加する。

【0042】とのようにして、動作不良が生じている第1の信号線駆動回路17の第1のシフトレジスタ(SR1)を電気的に切り離し、第2の信号線駆動回路19の第5のシフトレジスタ(SR5)を接続し、これにより駆動することで、液晶表示装置の正常な動作が得られる。上記の例以外にも、同様の動作を各シフトレジスタで適宜行なって、液晶表示装置の正常な動作を得る。【0043】とのように、特に本実施例では、信号線駆動回路17、19が、複数のシフトレジスタ(SR1)~(SR8)で構成されるとともに、各シフトレジスタ(SR1)~(SR8)に対応して信号線7への出力の伝達制御が可能なように、各シフトレジスタ(SR1)~(SR8)に対応する複数本の映像信号制御線331~23234件3では2012

~338を備えている。これにより第1の信号線駆動回路17側あるいは第2の信号線駆動回路19側のシフトレジスタの一方が動作不良となっても、映像信号制御線331~338の入力を切り替えて各接続制御スイッチ29、31を上記のような要領で適宜制御することで、動作不良のシフトレジスタを信号線7から電気的に切り離すとともに正常なシフトレジスタを信号線7に接続して液晶表示装置の正常な動作を得ることができ、冗長効果を向上させることができる。

【0044】上述した実施例において、各映像信号制御線331~338の両端に入力端子を設けて制御信号を印加する構成を採用したのは、映像信号制御線331~338に断線が生じても、左右の入力端子によって各接続制御スイッチ29、31の制御を可能ならしめるためである。

【0045】ところで、各走査線駆動回路13、15と 走査線5との間に介挿される接続制御スイッチ21、2 3としては、上述したように多結晶シリコンTFTを各 走査線5ごとに付加してもよいが、次のように構成して もよい。

【0046】即ち、走査線駆動回路は、図2に示すように、走査線5への出力最終段にインピーダンスの低下のためチャネルW/L(幅/長さ)比の大きなインバータ構造のバッファ回路201を有している。そこで、図3に示すようにクロックドインバータでバッファ回路301を構成し、極性の異なる2本の制御入力線303、305で接続を制御するような構造にして、接続制御スイッチ21、23としてこれを用いれば、回路構成上も簡便なものとなり、パターン設計や製造工程が簡易化できるので好ましい。しかもクロックドインバータ回路はインバータのダブルゲート構造のトランジスタ素子の両側にトランジスタ素子を接続して構成されるものであり、

50 これを接続制御スイッチ21、23として用いることに

よって、接続制御スイッチを別に配設する場合と比べて 簡便な構造となり、パターン設計や製造工程が簡易化で きるので好ましい。

【0047】また、図4に示すように、接続制御スイッチ29を選択スイッチ(SW)と直列に形成し、さらに映像入力線321~324と映像信号制御線331~334とを交互に配置させるような構成としてもよい。このように各配線を交互に配置すれば、映像入力線321~324の隣接する配線間のクロストークを低減できるという効果を付加することができる。

【0048】また、とのような直列に形成された接続制御スイッチ29および選択スイッチ(SW)の構造としては、2個のTFT素子を個別にパターンニングして形成するのではなく、図5に示すように、ダブルゲート構造のTFT400で各々のゲート電極401、402各々にそれぞれ駆動回路からの出力線407、映像信号制御線409を接続するような構造にすれば、回路構成上も簡便なものとなり、パターン設計や製造工程が簡易化できるので好ましい。

【0049】以上のように、本発明に係る駆動回路一体型の液晶表示装置では、走査信号あるいは映像信号の走査線や信号線への伝達を接続制御スイッチにより電気的に切断または接続することができる。これにより、従来は不良箇所を確認した後にレーザ光などで物理的に切断または接続していたものを、冗長構成の駆動回路の選択を接続制御スイッチに接続される走査信号制御線あるいは映像信号制御線への制御入力線への人力の切り替えにより行なうことができるようにして、液晶表示装置の最終検査段階でも容易に切り替え作業を行なうことができるようになり工数の低減・省力化が成されて製造コストの低下を図ることができる。また、配線の物理的な切断などの工程を省略することに加えて、特に接続部のコンタクトの信頼性等を十分なものとすることができる。

【0050】なお、本発明は、走査線駆動回路および信号線駆動回路として上記のような多結晶シリコンTFTからなる回路の他にもCOG(チップオングラス)実装タイプの集積回路を用いたものにおいても効果的であ

り、また接続制御スイッチには、多結晶シリコンTFT 以外にもアモルファスシリコンTFTを用いるなどして もよい。

10

【0051】また、上記の接続制御スイッチおよびそのゲート線に接続される走査信号制御線あるいは映像信号制御線の構成は、上記のみには限定されないことは言うまでもない。この他にも例えばトランスファゲート構造等を用いることもできる。

[0052]

【発明の効果】以上の詳細な説明で明らかなように、本発明によれば、2系統以上の冗長な走査線駆動回路や信号線駆動回路の切り替えを行なう際の作業が簡易で製造コストを低く抑えかつ十分な信頼性を有する液晶表示装置を提供することができる。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置のTFT基板の構成 を示す図

【図2】本発明に係る液晶表示装置の駆動回路内のバッファ回路部分を示す図。

【図3】本発明に係る液晶表示装置のインバータ回路からなる接続制御スイッチを示す図。


【図4】本発明に係る液晶表示装置の信号線駆動回路を示す図。

【図5】本発明に係る液晶表示装置のインバータ回路からなる接続制御スイッチを示す図。


【図6】従来の冗長構造を有する液晶表示装置のTFT 基板の構成を示す図。

【符号の説明】


1…TFT基板、3…画素部スイッチング用TFT、5 …走査線、7…信号線、9…画素電極、11…画面表示 部分、13…第1の走査線駆動回路、15…第2の走査 線駆動回路、17…第1の信号線駆動回路、19…第2 の信号線駆動回路、21、23…走査側の接続制御スイッチ、25…第1の走査信号制御線、27…第2の走査 信号制御線、29、31…信号側の接続制御スイッチ、 321~328…映像信号入力線、331~338…映 像信号制御線



【図4】



[図6]



Japanese Patent Application Laid-open No. 6-67200 (Partial Translation)

[0011]

[Means for Solving the Problem]

A liquid crystal display device according to the first invention is a liquid crystal display device comprising a switching element array substrate comprising thin film transistor elements, scan lines and signal lines connected to said thin film transistor elements, and pixel electrodes connected to said thin film transistor elements; an opposite substrate with opposite electrodes disposed to be opposed to said switching element array substrate; a liquid crystal composition charged between and sandwiched by said switching element array substrate and said opposite substrate; scan line driving circuits for applying scan signals to said scan lines; and signal line driving circuits for applying video signals to said signal lines, characterized in that two or more scan line driving circuits are connected to the same scan line and connection control switches for controlling transmission of said scan signals to said scan lines are provided.

[0012]

A liquid crystal display device according to the second invention is a liquid crystal display device comprising a switching element array substrate comprising thin film transistor elements, scan lines

and signal lines connected to said thin film transistor elements, and pixel electrodes connected to said thin film transistor elements; an opposite substrate with opposite electrodes disposed to be opposed to said switching element array substrate; a liquid crystal composition charged between and sandwiched by said switching element array substrate and said opposite substrate; scan line driving circuits for applying scan signals to said scan lines; and signal line driving circuits for applying video signals to said signal lines, characterized in that two or more signal line driving circuits are connected to the same signal line and connection control switches for controlling transmission of said video signals to said signal lines are provided.

[0013]

Said scan line driving circuits, said signal line driving circuits, and said connection control switches may be made up from thin film transistor elements each having an active layer of polycrystalline silicon, and they may be arranged on said switching element array substrate.

[0014]

Besides, each of said connection control switches may comprise a thin film transistor element having an active layer of polycrystalline silicon, and gate lines each connected to gates of said thin film transistor element may be provided.

[0015]

Besides, each of said connection control switches may comprise a clocked inverter.

[0016]

Besides, as each of said connection control switches, a thin film transistor element having a double gate structure may be used.

[0017]

Further, a COG (Chip On Glass) mounted integrated circuit may be used for said scan line driving circuits and said signal line driving circuits, and thin film transistor elements may be used for said connection control switches.

[0018]

[Operation]

In the liquid crystal display device of the present invention, two or more scan line driving circuits or signal line driving circuits are connected to the same scan line or signal line, and connection control switches for controlling transmission of video signals to signal lines or scan signals to scan lines. By controlling the connection control switches, a defective scan line driving circuit or signal line driving circuit can be electrically disconnected from the scan lines or the signal lines.

[0019]

By this construction, for example, even if one of two scan line driving circuits connected to both sides of one scan line is a defective scan line

driving circuit bad in its operation, if the other is a scan line driving circuit that operates normally, the defective scan line driving circuit bad in its operation is electrically disconnected with said. connection control switches from the scan lines to which the defective scan line driving circuit has been connected. Therefore, only the scan line driving circuit that operates normally can be kept connected and only the defective scan line driving circuit bad in its operation can easily be electrically disconnected from the scan lines. In addition, the disconnection can be fully reliable.

[0020]

Besides, when said scan line driving circuits, said signal line driving circuits, and said connection control switches may be made up from thin film transistor elements each having an active layer of polycrystalline silicon, and they may be arranged on the same switching element array substrate, those scan line driving circuits, signal line driving circuits, and connection control switches can be formed using the same material into the same layer structure. Therefore, the manufacture can be easy, the yield can be improved, and the manufacturing cost can be held down.

[0021]

Besides, each of said connection control switches may comprise a thin film transistor element, and gate lines each connected to gates of said thin film

transistor element may be provided. That is, the connection control switches each comprising a thin film transistor element are divided into groups and gate lines the same in number as the groups are provided to be connected. By controlling the connection control switch corresponding to each group, electrical connection between the scan line driving circuits and the scan lines or the signal line driving circuits and the signal lines can be controlled for every group. Thus the redundancy of the scan line driving circuits or the signal line driving circuits can be made more effective. particular, when the connection control switches are provided for the signal lines, the outputs of analogue switches that write video signals using the outputs of shift registers in the signal line driving circuits are blocked with the number of shift registers to make a redundant structure. Coping with the defect of each shift register in two or more signal line driving circuits becomes possible thereby.

[0022]

Besides, particularly in case of a liquid crystal display device with driving circuits incorporated therein, since an inverter circuit comprising a transistor element is usually disposed as a buffer circuit at the last output stage of a driving circuit, transistor elements are connected to both ends of the inverter circuit to form a clocked inverter circuit. The transistor elements at both ends are connected to

control input lines different in polarity, respectively. Each of the above-described connection control switches is made in this manner. This brings about a simple device construction.

[0023]

Besides, as each of the above-described connection control switches, a thin film transistor element of a double gate structure may be used. Its one gate portion is used as the gate of an analogue switch for outputting the driving voltage for liquid crystal, and the other gate portion is used as the gate of the connection control switch. This brings about a simple device construction.

[0024]

[Embodiment]

Hereinafter, an embodiment of a liquid crystal display device according to the present invention will be described in detail on the basis of drawings.

[0025]

Fig. 1 is a diagram showing the construction of a liquid crystal display device according to the present invention, in particular, its TFT substrate.

[0026]

On the TFT substrate 1 of this liquid crystal display device formed are a picture display section 11 wherein pixel switching TFTs 3 each comprising a thin film transistor element (hereinafter, referred to as TFT for short) having an active layer of polycrystalline silicon, scan lines 5 and signal

lines 7 connected to the pixel switching TFTs 3, and pixel electrodes 9 connected to the pixel switching TFTs 3 are disposed; and two scan line driving circuits, i.e., first and second scan line driving circuits 13 and 15, and two signal line driving circuits, i.e., first and second signal line driving circuits, i.e., first and second signal line driving circuits 17 and 19, disposed around the picture display section 11 and connected to both ends of the scan and signal lines 5 and 7.

[0027]

The whole of the liquid crystal display device according to the present invention comprises, as its principal components, an opposite substrate with opposite electrodes disposed to be opposed to the TFT substrate 1, and a liquid crystal composition charged in the space between the TFT substrate 1 and the opposite substrate and sandwiched by them, though not shown in the drawing.

[0028]

Each of the first and second scan line driving circuits 13 and 15 of this liquid crystal display device comprises, as its principal component, a shift register (not shown) for applying scan signals (Vg) to each scan line 5 in a certain order at constant timings.

[0029]

Between the first and second scan line driving circuits 13 and 15 and each scan line 5, respectively inserted are connection control switches 21 and 23

each of which comprises a TFT having an active layer of polycrystalline silicon made of the same material and formed into the same structure as that of the above-described pixel switching TFT 3.

[0030]

In order to make ON/OFF-control of the group of the connection control switches 21 and the group of the connection control switches 23 respectively in a lump and to make control so that the scan signals (Vg) are applied to each scan line 5, the gate electrodes of the scan switches 21 are connected in common to a first scan signal control line 25 provided with an input terminal  $C_{11}$ , and similarly the gate electrodes of the scan switches 23 are connected in common to a second scan signal control line 27 provided with an input terminal  $C_{12}$ .

[0031]

To video signal input lines 321 to 328 of the first and second signal line driving circuits 17 and 19, quartered video signals  $(V_{s1})$  to  $(V_{s4})$  are input. The video signals  $(V_{s1})$  to  $(V_{s4})$  input to the video signal input lines 321 to 328 through selection switches (SW) that are respectively controlled with the outputs of four shift registers  $(SR_1)$  to  $(SR_4)$  and four shift registers  $(SR_5)$  to  $(SR_8)$  are sampled in order and output.

[0032]

In this manner, since either of the first signal line control circuits 17 and 19 is divisionally

driven by the four shift registers  $(SR_1)$  to  $(SR_4)$  or  $(SR_5)$  to  $(SR_8)$ , the operation speed of each of the shift registers  $(SR_1)$  to  $(SR_4)$  and  $(SR_5)$  to  $(SR_8)$  can be reduced to the degree of four times the operation speed in case of each signal control circuit being made up from a single shift register, so that the video signals  $(V_{s1})$  to  $(V_{s4})$  without distortion can be applied to each signal line 7.

[0033]

Between the signal line driving circuits 17 and 19 and the signal lines 7, connection control switches 29 and 31 each of which comprises a TFT having an active layer of polycrystalline silicon made of the same material and formed into the same structure as that of the above-described pixel switching TFT 3, are disposed for the respective signal lines 7.

[0034]

The gate electrodes of the connection control switches 29 and 31 connected to the signal lines 7 to which video signals  $(V_{s1})$  selected with the first and fifth shift registers  $(SR_1)$  and  $(SR_5)$  are applied, are connected in common to video signal control lines 331 and 335 provided with input terminals  $(C_1)$  and  $(C_5)$  at their both ends.

[0035]

Similarly, the gate electrodes of the connection control switches 29 and 31 connected to the signal lines 7 to which video signals  $(V_{\rm s2})$  selected with the

second and sixth shift registers  $(SR_2)$  and  $(SR_6)$  are applied, are connected in common to video signal control lines 332 and 336 provided with input terminals  $(C_2)$  and  $(C_6)$  at their respective both ends.

[0036]

Similarly, the gate electrodes of the connection control switches 29 and 31 connected to the signal lines 7 to which video signals  $(V_{s3})$  selected with the third and seventh shift registers  $(SR_3)$  and  $(SR_7)$  are applied, are connected in common to video signal control lines 333 and 337 provided with input terminals  $(C_3)$  and  $(C_7)$  at their both ends.

[0037]

Similarly, the gate electrodes of the connection control switches 29 and 31 connected to the signal lines 7 to which video signals  $(V_{s4})$  selected with the fourth and eighth shift registers  $(SR_4)$  and  $(SR_8)$  are applied, are connected in common to video signal control lines 334 and 338 provided with input terminals  $(C_4)$  and  $(C_8)$  at their both ends.

[0038]

In this construction, when a defective operation arises in the shift register within the first scan line driving circuit 13, an OFF signal is applied to the input terminal  $(C_{11})$  of the first scan signal control line 25 connected to the first connection control switch 21 while an ON signal is applied to the input terminal  $(C_{12})$  of the second scan signal control line 27 connected to the second connection

control switch 23, so that only the second scan line driving circuit 15, which operates normally, can be electrically connected to the scan lines 5.

[0039]

Besides, when, e.g., the first shift register  $(SR_1)$  making up the first signal driving circuit 17 has become defective in its operation, normal operation can be obtained by the following manner.

[0040]

That is, an OFF signal is applied to the input terminals  $(C_1)$  at both ends of the video signal control line 331 of the first signal line driving circuit 17, which controls the connection control switch 29 connected to the switching element (SW) controlled with the output of the first shift register  $(SR_1)$ , while an ON signal is applied to the input terminals  $(C_2)$  to  $(C_4)$  at both ends of the respective video signal control lines 332 to 334, which control the connection control switches 29 connected to the switching elements (SW) controlled with the outputs of the second to fourth shift registers  $(SR_2)$  to  $(SR_4)$ .

[0041]

Besides, an ON signal is applied to the input terminals ( $C_5$ ) at both ends of the video signal control line 335 of the second signal line driving circuit 19, which controls the connection control switch 31 connected to the switching element (SW) controlled with the output of the fifth shift

register ( $SR_5$ ), while an OFF signal is applied to the input terminals ( $C_6$ ) to ( $C_4$ ) at both ends of the respective video signal control lines 336 to 338, which control the connection control switches 31 connected to the switching elements (SW) controlled with the outputs of the sixth to eighth shift registers ( $SR_6$ ) to ( $SR_8$ ).

[0042]

In this manner, the first shift register  $(SR_1)$  of the first signal driving circuit 17 being defective in its operation is electrically disconnected and the fifth shift register  $(SR_5)$  of the second signal line driving circuit 19 is connected. By driving with the latter, normal operation of the liquid crystal display device can be obtained. Other than the above example, by properly performing a similar operation for each shift register, normal operation of the liquid crystal display device is obtained.

[0043]

In this manner, particularly in this embodiment, the signal line driving circuits 17 and 19 comprise shift registers  $(SR_1)$  to  $(SR_8)$ . Besides, in order to be able to make transmission control of outputs to the signal lines 7 so as to correspond to the respective shift registers  $(SR_1)$  to  $(SR_8)$ , the signal line driving circuits 17 and 19 are provided with the video signal control lines 331 to 338 corresponding to the respective shift registers  $(SR_1)$  to  $(SR_8)$ . In this construction, even if one of the shift registers

on the first signal line driving circuit 17 side or the second signal line driving circuit 19 side becomes defective in its operation, by switching the inputs of the video signal control lines 331 to 338 and properly controlling each of the connection control switches in the above manner, the shift register defective in its operation can be electrically disconnected from the signal lines 7 and a normal shift register can be connected to the signal lines 7 so that normal operation of the liquid crystal display device may be obtained. The redundancy effect can be improved thereby.

[0044]

In the above-described embodiment, the adoption of the construction in which the input terminals are provided at both ends of the respective video signal control lines 331 to 338 to apply control signals is for making control of each of the connection control switches 29 and 31 possible with the right and left input terminals even if cutoff arises in the video signal control lines 331 to 338.

[0045]

As the connection control switches 21 and 23 inserted between the respective scan line driving circuits 13 and 15 and the scan lines 5, though the polycrystalline silicon TFT as described above may be applied to each scan line 5, the following construction may also be adopted.

[0046]

That is, as shown in Fig. 2, either of the scan line driving circuits includes, at its last output stage to a scan line 5, a buffer circuit 201 having an inverter structure with a high channel W/L (width/length) ratio for reducing the impedance. as shown in Fig. 3, if a buffer circuit 301 is formed with a clocked inverter to have a structure in which connection is controlled with two control input lines 303 and 305 in different polarities, and the same is used as the connection control switches 21 and 23, the circuit construction becomes simple. preferable because the pattern design and manufacturing process can be simplified. In addition, since the clocked inverter circuit is constructed in the manner that transistor elements are connected to both sides of the transistor element of a double gate structure of the inverter, by using it as the connection control switches 21 and 23, a simpler construction is obtained in comparison with a case wherein a separate connection control switch is disposed. This is preferable because the pattern design and manufacturing process can be simplified.

[0047]

Besides, as shown in Fig. 4, the connection control switches 29 may be formed in series with the respective selection switches (SW), and further the video input lines 321 to 324 and the video signal control lines 331 to 334 may be disposed alternately. By thus alternately disposing the lines, the effect

that the cross talk between neighboring ones of the video input lines 321 to 324 can be reduced can be added.

[0048]

In addition, as the structure of the connection control switch 29 and selection switch (SW) formed in series, if not two TFT elements are individually patterned and formed, but, as shown in Fig. 5, a TFT 400 having a double gate structure may be used whose gate electrodes 401 and 402 are connected to an output line 407 from a driving circuit and a video signal control line 409, respectively, the circuit construction becomes simple. This is preferable because the pattern design and manufacturing process can be simplified.

[0049]

As described above, in the liquid crystal display device with driving circuits incorporated therein according to the present invention, transmission of a scan signal or a video signal to a scan line or a signal line can be electrically cut off or connected with a connection control switch. By this construction, though cutoff or connection is conventionally physically made with laser beams or the like after the defective portion is confirmed, selection of a driving circuit of a redundancy construction can be made by switching inputs to control input lines of the scan signal control lines or the video signal control lines connected to the

connection control switches. Therefore, the switching operation can easily be performed even in the final examination stage for the liquid crystal display device. Consequently, reduction of the number of process steps and power saving can be attained so reduction of the manufacturing cost can be intended. Besides, in addition to omission of process steps for physical cutoff of a wiring line and the like, in particular, the reliability of contact at a connection portion or the like can be made sufficient.

[0050]

The present invention is effective even for one using an integrated circuit of a COG (Chip On Glass) mounting type other than the circuit comprising the above-described polycrystalline silicon TFT as the scan line driving circuit and the signal line driving circuit. Besides, for the connection control switch, an amorphous silicon TFT may be used other than the polycrystalline silicon TFT.

[0051]

Besides, it is needless to say that the structure of the scan signal control line or the video signal control line connected to the above-described connection control switch and its gate line is not limited to the above-described one only. Other than this, for example, a transfer gate structure or the like can also be used.

[0052]

[Effect of the Invention]

As apparently from the above detailed description, according to the present invention, the operation for switching redundant scan line driving circuits or signal line driving circuits of two or more systems is easy, the manufacturing cost can be held down, and a liquid crystal display device with full reliability can be provided.